GPIO信號完整性測試,電源紋波測試,眼圖測試,下降時間測試SI信號測試


5. D, 這些晶體管的發(fā)射** E 或源** S 都接到地線上, 只要有一個晶體管飽和, 這個結(jié)點(線)就被拉到地線電平上. 因為這些晶體管的基**注入電流(NPN)或柵**加上高電平(NMOS),晶體管就會飽和, 這些基**或柵**對這個結(jié)點(線)的關(guān)系是或非 NOR 邏輯. 如果這個結(jié)點后面加一個反相器, 就是或 OR 邏輯. 其實可以簡單的理解為:在所有引腳連在一起時，外接一上拉電阻，如果有一個引腳輸出為邏輯0，相當(dāng)于接地，與之并聯(lián)的回路“相當(dāng)于被一根導(dǎo)線短路”，外電路邏輯電平便為0，只有都為高電平時，與的結(jié)果才為邏輯1。


------------------------------------